



# سلول حافظه SRAM کم توان و قابل اطمینان و طراحی آرایه‌ای

مترجمین: مولف:

صنم سهرابی آجی بیشه کوچیر و ایشیباشی

سهیل ضیاءبخش کنیچی اوتسادا

نیاز داش

عنوان و نام پدیدآور	: سلول حافظه SRAM کم توان و قابل اطمینان و طراحی آرایه‌ای / مولف [صحیح: ویراستار]
کویچیرو ایشیباشی، کنیچی اوسادا؛ مترجمین: صنم سهرابی آجی بیشه، سهیل ضیاءبخش.	
مشخصات نشر	: تهران: نیاز دانش، ۱۳۹۶
شابک	: 978-600-7724-95-8
مشخصات ظاهری	: ۱۷۲ ص: مصور، جدول، نمودار
وضعیت فهرست‌نویسی	: فیبا
یادداشت	: عنوان اصلی: Low power and reliable SRAM memory cell and array design, c2011.
یادداشت	: کتابنامه
موضوع	: مدارهای مجتمع ولتاژ پایین -- طرح و ساختمان
موضوع	: Low voltage integrated circuits -- Design and construction
موضوع	: مدارهای مجتمع -- مجتمع‌سازی در مقیاس بزرگ -- طرح و ساختمان
موضوع	: Integrated circuits -- Large scale integration -- Design and construction
موضوع	: ابزار ذخیره‌سازی نیمه‌هادی
شناسه افزوده	: ایشیباشی، کویچیرو، ویراستار Ishibashi, Koichiro
شناسه افزوده	: اوسادا، کنیچی، ویراستار Osada, Kenichi
شناسه افزوده	: سهرابی آجی بیشه، صنم، ۱۳۵۷، مترجم
شناسه افزوده	: ضیاءبخش، سهیل، ۱۳۶۰، مترجم
ردیفندی کنگره	: TK78874/66/۸۳۹۶
ردیفندی دیوبی	: ۶۲۱/۳۸۱۵
شماره کتابشناسی ملی	: ۴۸۳۵۹۴۷



نام کتاب	: سلول حافظه SRAM کم توان و قابل اطمینان و طراحی آرایه‌ای
مؤلفین	: کویچیرو ایشیباشی- کنیچی اوسادا
مترجمین	: صنم سهرابی آجی بیشه - سهیل ضیاءبخش
مدیر اجرایی - ناظر بر چاپ	: حمیدرضا احمد شیرازی - محمد شمس
ناشر	: نیاز دانش
صفحه آرا	: واحد تولید انتشارات نیازدانش
نوبت چاپ	: اول - ۱۳۹۶
شمارگان	: ۱۰۰ نسخه
قیمت	: ۱۶۰۰۰ ریال

ISBN:978-600-7724-95-8

شابک: ۹۵-۸-۶۰۰-۷۷۲۴-۹۵-۸

هرگونه چاپ و تکثیر (اعم از زیراکس، بازنویسی، ضبط کامپیوتری و تهیه CD) از محتويات این اثر بدون اجازه کتبی ناشر ممنوع است، متخلفان به موجب بند ۵ از ماده ۲ قانون حمایت از مؤلفان، مصنفان و هنرمندان تحت پیگرد قانونی قرار می‌گیرند.

کلیه حقوق این اثر برای پژوهشکده میکرالکترونیک ایران محفوظ است.

آدرس انتشارات: تهران، میدان انقلاب، خیابان ۱۲ فوردهن، تقاطع وحدت نظری، پلاک ۲۵۵، طبقه ۱، واحد ۲

۰۲۱-۶۶۴۷۸۱۰۸-۰۹۱۲۷۰۷۳۹۳۵

[www.Niaze-Danesh.com](http://www.Niaze-Danesh.com)

مشاوره جهت نشر: ۰۹۱۲-۲۱۰۶۷۰۹

## مقدمه مترجمین

با پیشرفت در فن‌آوری‌های CMOS این امکان بوجود آمد که مدارات مجتمع و از جمله حافظه‌ها را در ظرفیت‌های بالا پیاده‌سازی نمود. حافظه دسترسی تصادفی ایستا (SRAM) نیز از این قاعده مستثنی نبوده و بطور گستردگی به عنوان حافظه نمایش‌دهنده منطق LSI استفاده می‌شود. همچنین بدليل استفاده از فرآیند مدارات منطقی مشابه از هزینه فرآیند اضافی می‌کاهد. طراحی مناسب سلول و آرایه سلول SRAM جهت دستیابی به عملکرد بالا، توان کم، هزینه پایین و منطق LSI قبل اطمینان امری اجتناب‌ناپذیر است.

ویژگی مهم این کتاب، سادگی بیان ساختارهای مختلف SRAM با استفاده از فن‌آوری‌های CMOS و مشکلات و مزایای هر کدام می‌باشد. ارائه شبیه‌سازی نیز در فهم هرچه بیشتر این ساختارها به خواننده کمک می‌کند.

در اینجا لازم است از دوستان عزیزی که ما را در تهیه این مجموعه یاری رساندند، صمیمانه قدردانی و تشکر نماییم.

در پایان از کلیه دانشجویانی که این کتاب را مطالعه می‌کنند و اساتیدی که آن را پیش رو می‌گذرانند تقاضا می‌کنیم مارا از نظرات و پیشنهادات سازنده خود محروم نساخته، آن را به اطلاع ما برسانند تا برای نسخ بعدی مورد استفاده قرار گیرد.

صنم سهرابی - سهیل ضیاءبخش  
پژوهشکده میکروالکترونیک ایران



# فهرست مطالب

۳----- مقدمه مترجمین

۹----- ۱ فصل مقدمه

۹----- ۱- تاریخچه و سیر تکامل سلول حافظه  
۱۲----- ۲- روش‌های طراحی سلول حافظه و آرایه  
۱۴----- مراجع

۱۵----- ۲ فصل مبانی سلول حافظه SRAM

۱۵----- ۱-۲ سلول SRAM  
۱۶----- ۲-۲ اساس عملکرد سلول SRAM  
۱۹----- ۳-۲ پایداری الکتریکی در عملیات خواندن: حاشیه نویز ایستایی و نسبت  $\beta$   
۲۱----- مراجع

۲۳----- ۳ فصل پایداری الکتریکی (عملیات خواندن و نوشتن)

۲۴----- ۱-۳ اصول پایداری الکتریکی در عملیات خواندن و نوشتن  
۳۰----- ۲-۳ منحنی پنجره‌ای ولتاژ آستانه  
۳۴----- ۳-۳ تحلیل حساسیت  
۳۹----- مراجع

## ۴ فصل روش طراحی سلول حافظه با مصرف توان پایین

۴۱	۱-۴ اصول نشتی در آرایه SRAM
۴۲	۱-۱-۴ جریان‌های نشتی در SRAM با طراحی مرسوم
۴۲	۲-۱-۴ جریان‌های نشتی گیت - تونل و GIDL
۴۵	۲-۴ روش کنترل ولتاژ خط منبع
۴۶	۱-۲-۴ طرح EFR برای کاهش توان SRAM
۴۸	۲-۲-۴ معماری تراشه
۵۰	۳-۲-۴ نتایج
۵۱	۴-۲-۴ روش کنترل ولتاژ خط منبع برای SRAM تعبیه شده در پردازشگر کاربردی
۵۵	۳-۴ طراحی سلول LS برای کار در ولتاژ پایین
۵۵	۴-۳-۴ سلول حافظه لیتوگرافی متقارن
۵۹	مراجع

## ۵ فصل روش‌های طراحی آرایه با توان پایین

۶۱	۱-۵ طراحی شبیه سلول
۶۲	۱-۱-۵ مساله مربوط به عملیات ولتاژ وسیع
۶۳	۲-۱-۵ بلوک دیاگرام و عملکرد طرح ایجاد زمان بندی تطبیق یافته با ولتاژ
۶۵	۳-۱-۵ نمودار زمان بندی و تاثیر طرح تولید زمان بندی تطبیقی با ولتاژ
۶۷	۴-۱-۵ مدارهای پیش دیکدر و راهانداز کلمه
۶۸	۵-۱-۵ نتایج
۷۲	۲-۵ روش تقویت آرایه
۷۸	۳-۵ مدارهای کمکی در پایداری خواندن و نوشتمن
۷۸	۱-۳-۵ مفهوم بهبود پایداری خواندن
۸۱	۲-۳-۵ مدارهای کمکی خواندن با قابلیت تحمل تغییرات
۸۸	۳-۳-۵ تحمل تغییر مدارهای کمکی نوشتمن
۹۱	۴-۳-۵ نتیجه شبیه‌سازی
۹۲	۵-۳-۵ ساخت و ارزیابی در فن آوری 45-nm
۹۴	۴-۵ روش‌های طراحی آرایه دو ورودی

۹۴	۱-۴-۵ استفاده ناسازگار دسترسی از SRAM دو ورودی
۹۸	۲-۴-۵ مفهوم بدام انداختن دسترسی سطر مشترک به طور همزمان
۱۰۱	۳-۴-۵ طراحی سلول دو ورودی ۸ ترانزیستوری
۱۰۴	۴-۴-۵ منحنی‌های پروانه‌ای شبیه‌سازی شده برای SNM
۱۰۵	۵-۴-۵ تحلیل پایداری سلول
۱۰۶	۶-۴-۵ جریان نشی ایستابی
۱۰۶	۷-۴-۵ طراحی و ساخت تراشه آزمایشی
۱۰۸	۸-۴-۵ نتایج اندازه‌گیری
۱۰۹	مراجع

## فصل ۶ طراحی سلول حافظه‌ی معتبر برای برطرف کردن نقایص SRAM ناشی از پرتوهای محیطی

۱۱۱	۱-۶ اصول SER در سلول SRAM
۱۱۲	۲-۶ ناشی از ذره آلفا
۱۱۶	۳-۶ ناشی از نوترون‌ها و مقدار آن
۱۲۰	۱-۳-۶ دانش پایه‌ی نوترون‌های زمینی
۱۲۲	۲-۳-۶ سیستم کلی برای تعیین SER-SECIS
۱۲۳	۳-۳-۶ روش‌های شبیه‌سازی برای تعیین SER نوترون
۱۲۳	۱-۳-۳-۶ مدل واکنش هسته‌ای
۱۲۴	۲-۳-۳-۶ مدل تک بیتی
۱۲۵	۳-۳-۳-۶ MCU
۱۲۵	۴-۳-۳-۶ اعتبار روش شبیه‌سازی
۱۲۷	۴-۳-۶ پیش‌بینی تاثیر ابعاد به کمک CORIMS
۱۳۰	۴-۶ سیر تکامل مسایل مربوط به MCU و شفافسازی طرز کار آن
۱۳۰	۱-۴-۶ تعیین مشخصات MCU توسط آزمایشات مبتنی بر شتاب‌دهنده
۱۳۰	۱-۱-۴-۶ پرتوهای نوترونی و DUT‌ها
۱۳۰	۲-۱-۴-۶ الگوهای MCU
۱۳۲	۳-۱-۴-۶ تاثیر مکان‌های اتصال
۱۳۳	۴-۶ تلفیق شبیه‌سازی سه بعدی و ساده شده وسیله با شبیه‌سازی مداری

۱-۲-۴-۶ استفاده ترکیبی از شبیه‌سازی در سطح وسیله و مدار برای مدل‌سازی خطاهای چندسلولی	۱۳۳
۲-۲-۴-۶ تاثیر دو قطبی پارازیتی علت ایجاد خطاهای چند سلوی	۱۳۶
۳-۴-۶ شبیه‌سازی سه بعدی کامل بهمراه مدل سلوی چهار جزیی و واکنش دوقطبی چند زوچی (MCBI)	۱۳۸
۴-۵-۶ اقدامات متقابل برای طراحی حافظه قابل اطمینان	۱۴۲
۱-۵-۶ تصحیح خطای ECC و فن‌آوری جاگذاری برای MCU	۱۴۲
۲-۵-۶ ECC معماری	۱۴۴
۳-۵-۶ نتایج	۱۴۶
مراجع	۱۴۷

## ▼ فصل ۷ فن‌آوری‌های آینده

۱-۷ سلوی ۷، ۸ و ۱۰ ترانزیستوری SRAM	۱۵۳
۲-۷ Thin-Box FD-SOI از نوع SRAM	۱۵۶
۳-۷ سلوی‌های SRAM برای FINFET	۱۶۶
مراجع	۱۶۷
پیوست	۱۶۹